

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 06-252066
 (43) Date of publication of application : 09. 09. 1994

(51) Int. Cl. H01L 21/205
 H01L 21/02


(21) Application number : 05-057868 (71) Applicant : TOSHIBA CORP
 (22) Date of filing : 23. 02. 1993 (72) Inventor : SHODA HISAHIRO
 TAKAHASHI MARI
 MORI SHIGEYA
 FURUSAWA SHINJI
 ENDO TAKAYUKI

(54) SEMICONDUCTOR MANUFACTURING APPARATUS AND MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To reduce sticking of dust to a treated substrate and to prevent lowering of film-formation rate due to residual dust by feeding activated cleaning gas through a reaction gas induction line into a reaction container after forming a desired thin film on the treated substrate surface by a CVD method.
CONSTITUTION: After forming a thin film on a treated substrate 3 by chemical reaction of a reaction gas to be fed from the reaction gas introduction lines 15a and 15b inside a reaction container 1, introduction of reaction gas is stopped and the inside of the reaction container is exhausted followed by carrying out the film-formed treated substrate 3 to a load lock chamber connected to the reaction container. Next, a valve 11 for cleaning gas introduction is opened so as to let flow cleaning gas activated by a cleaning gas

activation means 12. Further, this activated cleaning gas is introduced into the reaction container 1. Thereby, a reaction product remaining in the reaction gas introduction line and the reaction container is removed.



LEGAL STATUS

[Date of request for examination] 29. 06. 1999
 [Date of sending the examiner's decision of rejection] 03. 10. 2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for
application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(11)特許出願公開番号

特開平6-252066

(43)公開日 平成6年(1994)9月9日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

H O 1 L 21/205

21/02

D

審査請求 未請求 請求項の数 4 FD (全 9 頁)

(21)出願番号 特願平5-57868

(22)出願日 平成5年(1993)2月23日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 庄田 尚弘

神奈川県川崎市幸区堀川町72 株式会社東

芝堀川町工場内

(72)発明者 高橋 眞理

神奈川県川崎市幸区堀川町72 株式会社東

芝堀川町工場内

(72)発明者 森 重哉

神奈川県川崎市幸区堀川町72 株式会社東

芝堀川町工場内

(74)代理人 弁理士 諸田 英二


最終頁に続く

(54)【発明の名称】 半導体製造装置と半導体装置の製造方法

(57) 【要約】

【目的】減圧CVD装置の反応容器や反応ガス導入ラインの内壁には、反応生成物に起因する粉塵が残存し、工程中被成膜基板上に付着し、不良発生の原因となるので、該粉塵を除去する。

【構成】反応容器内に反応ガスを導入するラインであると共にクリーニングガスを活性化し、このクリーニングガスを導入する手段を含むガス供給ライン機構を、従来の反応ガス導入ラインに代えて設け、活性化されたクリーニングガスにより、反応ガス導入ライン及び反応容器内の粉塵を除去した後成膜を行なう。また他の手段は、絶縁された導電体からなる集塵プレートを帯電させ、基板に代えて反応容器内に搬送載置すると共に、反応ガス導入ラインを経由して反応容器内にガスを噴出し、舞い上がった粉塵を、静電力により集塵プレートに吸着し、反応容器外に搬送除去した後、成膜を行なう。



【特許請求の範囲】

【請求項1】被処理基板を収容し反応により該基板面に薄膜形成を行なう反応容器と、該反応容器内を減圧するための排気手段と、前記反応容器内に反応ガスを導入するラインであると共にクリーニングガスを活性化し、このクリーニングガスを導入する手段を含むガス供給ライン機構とを、具備することを特徴とする半導体製造装置。

【請求項2】請求項1記載の半導体製造装置を使用して被処理基板面に薄膜を形成するに当たり、ガス供給ライン機構のクリーニングガス活性化手段により活性化されたクリーニングガスを、反応ガス導入ラインを経て反応容器内に供給し、反応ガス導入ライン及び反応容器内に残留する粉塵を除去した後、反応容器内に被処理基板を収容し、反応により該基板面に薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項3】被処理基板を収容し反応により該基板面に薄膜形成を行なう反応容器と、該反応容器内を減圧するための排気手段と、前記反応容器内に反応ガスを導入するガス導入ラインと、静電力により粉塵を吸着する導電体を絶縁物で保持して成る集塵プレートと、集塵プレートの出し入れ用ゲートバルブを介して前記反応容器に接続して設けられる集塵プレート処理室と、集塵プレート処理室内に設けられ、集塵プレートの帯電及び除電を行なう手段並びに集塵プレートを前記反応容器内に搬送する手段とを、具備することを特徴とする半導体製造装置。

【請求項4】請求項3記載の半導体製造装置を使用して被処理基板面に薄膜を形成するに当たり、帯電した集塵プレートを反応容器内に搬送設置し、ガス導入ラインより反応ガスまたは不活性ガスを反応容器内に導入し、反応容器内に残留する粉塵を舞い上げ、集塵プレートの静電力吸着により前記粉塵を除去した後、反応容器内に被処理基板を収容し、反応により該基板面に薄膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、半導体製造装置と半導体装置の製造方法に関するもので、特にCVD装置において、成膜後の装置内に残留する反応生成物に起因する粉塵を容易に除去できる製造装置と、その製造装置を使用して半導体装置の成膜を行なう方法とに使用される。

【0002】

【従来の技術】薄膜を形成する技術の一つとして、化学的気相堆積法（CVD法）がある。このCVD法は基板表面での反応ガス（原料ガス）の化学反応によって薄膜を形成する方法である。

【0003】図14は、このようなCVD装置の第1の従来例の構成の概略を示す断面図である。同図において反応容器1の内部は、CVD法により薄膜形成を行なう

ための反応室となっている。反応容器1の外周壁には、図示しない排気系（真空ポンプを含む）に接続される排気口2が形成され、反応容器の内部を減圧状態にすることができる。被処理基板3は、成膜（処理）される面を上にして、基板固定治具4により、固定される。反応ガス（ WF_6 と SiH_4 等）は、反応ガス導入ライン5a（例えば WF_6 ）及び5b（ SiH_4 ）より反応容器内に供給される。反応容器内において、被処理基板3をヒーター7で加熱し前記反応ガスの化学反応により、目的とするタングステンが基板3上に成膜し、薄膜を得ることができる。

【0004】この方法は、反応容器1内部に反応ガスを流しながら化学反応を行なわせるものであるため、タングステン膜は基板3上にのみ成膜するのではなく、基板固定治具4及びその周辺にも析出する。このタングステンが反応容器1や反応ガス導入ライン5a或いは5bの内壁等に存在すると、成膜速度の低下、反応生成物（タングステン等）に起因する粉塵（パーティクル）の増大等の現象がおこり、不良製品となる可能性が大きくなる。

【0005】これを防止するために、基板3へのタングステン成膜後、基板3を反応容器1の外部に搬送した後に、反応容器1内にクリーニングガス（例えば SF_6 等）を流し、反応容器1の内部全体の洗浄が行なわれている。

【0006】しかしながらこの方法では、反応ガス導入ライン5a或いは5b内に付着している反応生成物の除去を行なうことはできない。

【0007】このため、処理枚数が増加すると、付着する反応生成物が蓄積され、反応容器1内に反応ガスを供給し、成膜を行なおうとする際に、反応ガスとともに、反応ガス導入ライン5内の反応生成物に起因する粉塵を基板3へ吹き付けるという現象が起こり、粗悪な膜を生成してしまうという問題点があった。

【0008】図15は、CVD装置の第2の従来例の構成の概略を示す断面図である。本従来例は、熱反応により成膜を行なう減圧CVD装置で、静電チャックにより被処理基板を保持するものである。

【0009】半導体製造装置において、被処理基板の保持方法として静電チャックを用いることがある。静電チャックによる保持は、搬送中の被処理基板の位置ずれの防止、処理中の被処理基板の温度安定までの時間短縮及び温度安定度の向上に極めて効果がある。

【0010】図15において、反応容器1内の被処理基板3は、ヒーター7及び電極8を埋め込んだホットプレート9上に設置される。ヒーター7には電源7sより電流を流し、被処理基板3を加熱する。また電極8には電源8sより直流4kVを印加し、静電吸着力により被処理基板3をホットプレート9に密着固定し、ヒーターからの熱の伝導を向上させる。なお図15において、図14と同じ符号は、同じ部分または対応部分を表わす。

【0011】タングステンの成膜は、反応容器1内に被処理基板を收容し、被処理基板の温度が安定した後、 WF_6 と SiH_4 等の反応ガスを、反応ガス導入ライン5a（例えば WF_6 ）及び5b（例えば SiH_4 ）より、反応室内に供給し、タングステン薄膜を基板3上に成膜する。

【0012】この時、発生するタングステンは、第1の従来例と同様、被処理基板面以外の部分にも堆積する。特に静電チャック（ヒーター7、電極8及びホットプレート9等より成る）の周辺に被着するタングステンの量は多い。これら基板面以外の部分に付着したタングステン膜は、反応容器内に残留し、成膜を繰り返すごとに成長し、剥がれやすくなり、粉塵の発生源となる。反応容器内に残留する粉塵を有効に除去する手段としては、洗浄液等で反応容器内を洗うほかに、適当な方法がない。

【0013】反応容器内に残留する粉塵10は、反応ガスの導入により舞い上がり、被処理基板上に堆積し、その被処理基板上に堆積した粉塵が、配線間の短絡等、半導体装置の不良の原因となる。反応容器内の被処理基板を静電チャックにより保持した場合、静電吸着力により、静電チャックを使用しない場合に比べて、2倍以上の数の粉塵が堆積し、半導体装置が不良を起こす割合はさらに高くなる。

【0014】

①【発明が解決しようとする課題】これまで述べたように、CVD法により、半導体基板面に薄膜を形成すると、基板面以外の反応容器及びこれに連結する反応ガス導入ライン等の装置内部にも、反応生成物が付着する。繰り返し成膜を行なうと、付着した反応生成物（例えばタングステン）は増大し、剥がれやすくなり、粉塵（パーティクル）が発生しやすくなると共に成膜速度の低下をもたらす。被処理基板上の粉塵の堆積が多くなれば、半導体装置の不良の発生率が高くなるという問題がある。

【0015】第1従来例のCVD装置（図14）では、クリーニングガスを反応容器内に導入し、反応容器内に残留する反応生成物の粉塵を除去しているが、反応ガス導入ライン内に付着した反応生成物の除去を行なうことは難しい。このため該ラインがつまって成膜速度を低下させたり、或いは反応ガス導入時に、粉塵を反応容器内に吹きだし、被処理基板を不良にするという問題点がある。

【0016】また第2の従来例のCVD装置（図15）では、被処理基板を静電チャックにより保持しているので、静電チャックを用いない場合に比べ、2倍以上の数の粉塵が堆積し、半導体装置が不良を起こす割合はさらに高くなるが、効率よく粉塵を除去する手段がない。

【0017】本発明は、このような問題点を鑑み行なわれたもので、反応容器内及び反応ガス導入ライン内に残留する粉塵を効率よく除去し、被処理基板上への粉塵の

付着を軽減すると共に残留粉塵による成膜速度の低下を防止できる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。

【0018】

②【課題を解決するための手段】本発明の請求項1に係る半導体製造装置は、被処理基板を收容し反応により該基板面に薄膜形成を行なう反応容器と、該反応容器内を減圧するための排気手段と、前記反応容器内に反応ガスを導入するライン（配管または配管系）であると共にクリーニングガスを活性化し、このクリーニングガスを導入する手段を含むガス供給ライン機構とを、具備することを特徴とするものである。

【0019】また本発明の請求項2に係る半導体装置の製造方法は、請求項1記載の半導体製造装置を使用して被処理基板面に薄膜を形成するに当たり、ガス供給ライン機構のクリーニングガス活性化手段により活性化されたクリーニングガスを、反応ガス導入ラインを経て反応容器内に供給し、反応ガス導入ライン及び反応容器内に残留する粉塵を除去した後、反応容器内に被処理基板を收容し、反応により該基板面に薄膜を形成する工程を含むことを特徴とするものである。

【0020】また本発明の請求項3に係る半導体製造装置は、図6に例示するように、（a）被処理基板3を收容し反応により該基板面に薄膜形成を行なう反応容器31と、（b）該反応容器内を減圧するための排気手段33aと、（c）前記反応容器内に反応ガスを導入するガス導入ライン25と、（d）静電力により粉塵を吸着する導電体を絶縁物で支持して成る集塵プレート30と、（e）集塵プレート出し入れ用ゲートバルブ34aを介して前記反応容器31に接続して設けられる集塵プレート処理室32と、（f）集塵プレート処理室32内に設けられ、集塵プレートの帯電及び除電を行なう手段35並びに集塵プレートを前記反応容器31内に搬送する手段36とを、具備することを特徴とするものである。

【0021】また本発明の請求項4に係る半導体装置の製造方法は、請求項3記載の半導体製造装置を使用して被処理基板面に薄膜を形成するに当たり、帯電した集塵プレートを反応容器内に搬送設置し、ガス導入ラインより反応ガスまたは不活性ガスを反応容器内に導入し、反応容器内に残留する粉塵を舞い上げ、集塵プレートの静電力吸着により前記粉塵を除去した後、反応容器内に被処理基板を收容し、反応により該基板面に薄膜を形成する工程を含むことを特徴とするものである。

【0022】

【作用】上記請求項1に係る成膜装置の構成及び該装置を使用して請求項2に係る半導体装置を製造する方法において、CVD法により被処理基板面に所望の薄膜を形成した後、ガス供給ライン機構に設けられた活性化手段により、クリーニングガスを活性化し、該活性化したクリーニングガスを、反応ガス導入ラインを経由して反応

容器内に供給する。このため、反応ガス導入ラインに付着した反応生成物等の不純物は除去される。また反応容器内に残留する反応生成物は、減圧下の反応容器内で該活性化クリーニングガスにより除去され、またプラズマCVD装置の場合には、所望により該活性化クリーニングガスのプラズマにより除去される。このため次に成膜される被処理基板面には、残留する反応生成物に起因する粉塵の付着はほとんど無くなる。

【0023】上記請求項3及び4に係る発明は、反応容器内で被処理基板を処理する前、絶縁された導電体（集塵プレート）を、例えば数kVに帯電し、この帯電した集塵プレートを反応容器内において遊動、設置すると共に、反応ガスまたは不活性ガスをガス導入ラインより反応容器内に導入し、反応容器内及び反応ガス導入ライン壁に残留する粉塵を集塵プレートに吸着させて除去する。

【0024】集塵プレート処理室は、反応容器を大気中に解放しないで、集塵プレートの取り入れ、取り出しができるよう真空室とする。また感電の危険性を避けるため、集塵プレートの帯電と除電は、集塵プレート処理室内で行なわれる。

【0025】

◆【実施例】本発明の実施例を図面を参照して、以下説明する。

【0026】図1及び図2は、本発明の請求項1に係る半導体製造装置のそれぞれ第1及び第2実施例を示す概略断面図である。なお図14及び図15と同符号は同じ部分または対応する部分を表わす。

【0027】図1に示す装置は減圧CVD装置であって、反応容器1の内部は、被処理基板（例えばSiウェーハ）を收容し、化学反応により該基板面に薄膜（例えばタングステン膜）形成を行なう反応室となっている。被処理基板3は、基板固定治具4により固定され、ヒーター7を埋め込んだ基体上に載置される。符号7Sは、ヒーター加熱電源である。反応容器1の側壁の下方には、排気口2を介して図示しない排気手段が設けられ、反応容器内を減圧状態（数m Torr）にすることができる。

【0028】反応容器1の側壁の上方に、本発明の特徴であるガス供給ライン機構16aが設けられる。符号15a及び15bは、反応容器1内に例えばそれぞれ反応ガスWF₆とSiH₄を導入するラインであると共にクリーニングガス（例えばSF₆ガス）を導入するラインを兼ねる反応ガス導入ラインである。符号11は反応ガス及びクリーニングガスを開閉するバルブである。また符号12は後述するクリーニングガスを活性化する方法である。すなわち本実施例では、ガス供給ライン機構16aは、反応ガス導入ライン15、クリーニングガス活性化手段12及びバルブ11等より成る単位ガス供給ライン機構16a（1）及び16a（2）の2つのユニッ

トより構成され、例えば該機構16a（1）は反応ガスWF₆用、該機構16a（2）は反応ガスSiH₄用として使用する。

【0029】図2に示す装置は、容量結合型プラズマCVD装置であって、電極6とアース20間に高周波電圧（RF電圧）を印加し、低圧反応ガスのプラズマを発生させ、プラズマ分解によりウェーハ上に薄膜を形成する点が、図1の減圧CVD装置と異なる。またガス供給ライン機構16bの構成要素の接続が機構16aと若干異なる例を示した。機構16aと16bを取り替えても差し支えない。またガス供給ライン機構16は、所望により1ユニットまたは3ユニット以上の単位ガス供給ライン機構から構成されても差し支えない。

【0030】次に図1に示す半導体製造装置を使用して、被処理基板面にタングステン薄膜を形成する半導体装置の製造方法について説明する。

【0031】反応容器1内にて、反応ガス導入ライン15a及び15bから供給される反応ガスの化学反応により被処理基板3にタングステン薄膜を形成後、ガス供給ライン機構16aの反応ガス導入用バルブ11を閉じ、反応ガスの導入を停止し、反応容器内を排気した後、成膜された被処理基板3を、図示していないが、反応容器1に接続するロードロック室に搬出する。次にクリーニングガス導入用バルブ11を開け、クリーニングガス活性化手段12により活性化されたクリーニングガス（SF₆等）を反応ガス導入ライン15a及び15bに流す。これにより反応ガス導入ライン15a及び15bの壁面に付着している反応生成物を除去する。さらに、この活性化されたクリーニングガスは、反応容器1内に導入され、反応容器内に残留している反応生成物を除去する。これにより、反応容器1とこれに連結する反応ガス導入ライン15a及び15b、排気口2等の容器の内部は洗浄される。その後、公知の方法により、反応容器1内に次に成膜される被処理基板を收容し、タングステンの成膜を行なう。

【0032】図2に示すプラズマCVD装置を使用して、被処理基板面にタングステン薄膜を形成する製造方法において、成膜後に反応容器内及びこれに連結する反応ガス導入ライン等の容器内の洗浄方法は、前記図1の減圧CVD装置の場合に準ずる。この場合、本装置では、洗浄のため反応容器内に導入された活性化されたクリーニングガスを、所望により反応容器内にプラズマを発生させ、その洗浄効果を高めることができる。

【0033】図3ないし図5は、クリーニングガス活性化手段の構成の実施例を示す概要断面図である。

【0034】図3に示す活性化手段12aは、石英から成る円筒型のガス導入ライン18aに、コイル状の導体13を巻いたもので、コイル導体13に高周波電源（例えば13.56MHz）17を印加すると、電磁誘導によりガス導入ライン18aの減圧された内部にプラズマが発

生し、導入されるガスは活性化される。この手段は誘導型とも呼ばれる。

【0035】図4に示す活性化手段12bは、平行平板型と呼ばれ、ガス導入ライン19（ステンレス鋼）の内部に、対向する平行平板電極14a及び14bが設けられ、高周波電源17が両電極間に印加され、両板間に発生する高周波電界により、減圧されたガス導入ライン内部にプラズマが発生する。

【0036】図5は、マイクロ波（例えば2.45GHz）を利用した活性化手段12cを示す。21は導波管、21aは空洞共振器（キャビティ）で、マイクロ波の電磁界によりプラズマが発生する領域である。符号18bは、導波管内に設けられる石英から成るガス導入ラインである。また矢線mはマイクロ波の進入方向を示す。

【0037】クリーニングガス活性化手段は、図3ないし図5に示す手段に限定されない。例えば直流電圧電源を用いてプラズマを発生させてもよい。さらには、紫外線、放射線等の光エネルギー等による活性化手段を利用することもできる。

【0038】ガス供給ライン機構の構成要素であるクリーニングガス活性化手段12や、開閉バルブ11等の配置は、図1及び図2に示すガス供給ライン機構16a及び16bに限定されない。

【0039】次に図1に示す本発明による製造装置と本発明による製造方法とにより、被処理基板上にタングステン薄膜を形成した場合と、図14に示す従来の製造装置を使用し、従来の方法で薄膜を形成した場合との成膜状況の比較を行なった。

【0040】図12は、基板の処理枚数と基板上的反応生成物による粉塵（パーティクル）の個数との関係を示す図である。横軸は基板の処理枚数、縦軸は基板1枚当たりの粉塵の付着個数である。粉塵の個数は、パーティクルカウンターにより、粒径約0.数 μm 以上の大きさのパーティクルを粉塵として計数した。従来の半導体製造装置において、反応容器内のみを洗浄した場合の基板処理枚数と反応生成物による粉塵の個数との関係を曲線a（点線）で示し、本発明の半導体製造装置を用いた場合を曲線b（実線）で示す。

【0041】従来の半導体製造装置と半導体装置の製造方法では、基板処理枚数が増加するとともに、反応生成物による粉塵の個数は増加し、基板処理枚数が1000枚を超えると急激に増加する。しかしながら本発明の装置と製造方法においては、基板処理枚数の増加に対し、基板上的反応生成物による粉塵の個数は、ほとんど増減がなく、基板処理枚数が1000枚を超えても、急激な増加は認められなかった。

【0042】一方、反応ガス導入ラインに反応生成物が付着すると、成膜速度が低下するという問題がある。このため従来及び本発明の前記半導体製造装置及び製造方法において、それぞれの基板の処理枚数と成膜速度との

関係を調べた。

【0043】図13は、その結果を示すもので、横軸は基板の処理枚数、縦軸は成膜速度（ nm/min ）を表わす。従来の場合の基板の処理枚数と成膜速度の関係を曲線c（点線）で示し、本発明の場合を曲線d（実線）で示す。従来の半導体製造装置と製造方法では、基板処理枚数が増加するとともに、成膜速度は低下し、基板処理枚数が500枚を超えると約10%、1000枚を超えると約30%低下した。しかし本発明の場合には、基板処理枚数が増加し、1000枚を超えても、成膜速度にほとんど変化が認められなかった。

【0044】従来の半導体製造装置と製造方法では、反応ガス導入ライン内に付着した反応生成物を取り除くことができなかったため、基板処理枚数が増加すると反応生成物による粉塵の数が増大し、かつ成膜速度が低下するため、定期的に反応ガス導入ラインを酸等により洗浄、もしくは新しいものと交換するという必要があった。

【0045】しかし本発明の半導体装置と製造方法を用いることにより、反応ガス導入ラインを、反応容器内を大気中に晒すことなく、クリーニングを行なうことができるようになり、反応容器内を極めて良好な状態に保つことができるようになった。

【0046】図6は、本発明の請求項3に係る半導体製造装置の実施例の構成の概要を示す断面図である。減圧CVD装置で、シリコン基板上にタングステン薄膜を形成する場合を例にとり、以下説明する。

【0047】図6に示すように本製造装置は、反応容器31を有し、反応容器31内には、被処理基板3が収容され、基板3は、静電吸着用電極8及びヒーター7を埋め込んだホットプレート9上に静電チャックされる。反応容器31の器壁には、ゲートバルブ34fを介して反応ガス導入ライン25が設けられ、また排気口22a、ゲートバルブ34d、排気ライン23aを介して排気手段33aが設けられる。またゲートバルブ34bを介し反応容器31に接続する図示しないロードロック室が設けられる。

【0048】集塵プレート処理室32は、集塵プレート出し入れ用ゲートバルブ34aを介して反応容器31に接続して設けられる。集塵プレート処理室32内には、集塵プレート30、集塵プレートの帯電及び除電を行なう手段35、及び集塵プレートを反応容器31内に搬送する手段36等が設けられる。集塵プレート処理室の底部には、排気口22b、ゲートバルブ34e、排気ライン23bを介して排気手段33bが設けられ、該処理室内を0.数m Torr以下の減圧状態にすることができる。またゲートバルブ34cは、集塵プレートを外部で洗浄したりする等のため設けられる。

【0049】図7は集塵プレート30の実施例を示す構成図で、同図(a)及び(b)は、集塵プレートの一例

を示すそれぞれ平面図及び断面図である。絶縁物30bの表面側に導電体30aを埋め込んでいる。導電体には、金、銀等の反応ガスと反応し難い材料が好ましい。また絶縁物は、 SiO_2 、 Ta_2O_5 等の誘電率の高い材料が好ましい。また集塵プレートの寸法は、被処理基板の大きさに等しいことが好ましい。

【0050】図7の(c)及び(d)は集塵プレートの他の例を示すそれぞれ平面図及び断面図である。絶縁物30dは、導電体30cの周縁部分を保持し、導電体30cは両主面が露出するようになっている。

【0051】図7において導電体30a及び30cは格子状(メッシュ状)であっても差し支えないし、絶縁物30b、30dの外形は円板状または円環状に限定されない。絶縁物は導電体の一部に接し、これを保持するものでも差し支えないが、導電体はこれを保持する絶縁物等によって周囲と絶縁されていることが必要である。

【0052】反応容器31の外囲壁は、アース電位に保たれていて、集塵プレート30の導電体は、例えば4kVの電位に帯電される。この帯電した集塵プレートを、被処理基板の処理の前に、反応容器内を搬送し、種々の処理を施す反応容器内に残留する粉塵を静電力により吸着する。

【0053】図8は、集塵プレート30の帯電及び除電を行なう手段35の構成の一例を示す図である。集塵プレート30を帯電または除電する場合には、まず集塵プレート30を、アース電位の台35a上に載置する。次に電圧を印加するための電極35bを集塵プレート30の導電体30aに接触させる。そして電源35dにより例えば4kVの高電圧を印加し、導電体30aを帯電する。また除電は、電極35bをアース電位35eにすることにより行なう。スイッチ35cは、電極35bを電源35d或いはアース電位35eに切り換えるために設ける。このときの帯電は、集塵プレート処理室内を真空排気した後、行なうことが望ましく、また除電は大気中で行なうことが望ましい。

【0054】また集塵プレート30に吸着した粉塵の除去は、集塵プレート30を集塵プレート処理室32より取り出し、水洗または集塵プレートにガスを吹き付けることにより行なう。これにより集塵プレートの再使用が可能となる。

【0055】次に図6に示す本発明の請求項3に係る半導体製造装置を使用する請求項4に係る本発明の半導体装置の製造方法について説明する。図6の反応容器31内の被処理基板3は、成膜工程終了直後の状態にあるものと仮定する。ゲートバルブ34fを閉じ、反応ガスの導入を中止して、反応容器31内を排気する。次に成膜済みの基板3を、ゲートバルブ34bを経て、図示しないロードロック室に搬出する。一方、集塵プレート処理室32内に収納され、帯電された集塵プレート30に接触する電極35b(図8参照)は切り離され、集塵プレ

ート搬送手段36により、図9に示すように、ゲートバルブ34aを経て、反応容器31内に搬送される。このときゲートバルブ34f及び34bは閉じられ、反応容器31内は排気口22aを経て排気状態にある。このとき粉塵10は反応容器31中に残留している。

【0056】次に図10に示すように、集塵プレート30は、被処理基板をセットする時とほぼ同様の操作手順により、ホットプレート9上に載置されると共に、ゲートバルブ34fを開き、ゲートバルブ34a、34bを閉じ、反応ガス導入ライン25より反応ガスを導入し、排気口22aより排気する。この時粉塵10は、従来技術で被処理基板をセットする時と同様、反応容器31内で舞い上がり、被処理基板に代えて載置した集塵プレート30に吸着される。

【0057】次に図11に示すように、ゲートバルブ34fを閉じ、反応ガスの導入を止め、反応室内の反応ガスを排気した後、集塵プレート30を集塵プレート処理室32に搬出する。この時、粉塵10は、集塵プレート30に吸着されたまま反応容器31外に搬出され除去される。なお図10において、反応ガス導入ライン25より導入されるガスは、反応容器31内の雰囲気を保つため、実際に被処理基板の処理に用いる反応ガスと同じものが好ましいが、不活性ガスを用いることもできる。

【0058】次に公知の方法により、反応容器31内にゲートバルブ34bを経て、被処理基板を収容し、反応により該基板面に薄膜を形成する。

【0059】上記実施例においては、被処理基板上に薄膜を形成する工程の前に、被処理基板に代えて、帯電した集塵プレートを反応容器内に収容し、反応ガス導入ラインを経由して反応容器内に反応ガスを噴出し、反応容器内や反応ガス導入ライン等に残留する粉塵を舞い上がらせ、集塵プレートにより吸着除去するので、その後成膜された被処理基板上に堆積する粉塵の個数は、著しく少なくなり、半導体装置の不良の発生率を大きく下げることができると共に、反応ガス導入ラインに付着する粉塵等に起因する成膜速度の低下を軽減することができた。

【0060】これまで減圧CVD装置で被処理基板上に薄膜を形成する場合について述べたが、本発明の骨子は、帯電させた集塵プレートを用い、反応容器内に残留する粉塵を除去することにあるので、該粉塵が悪影響をもたらすその他の半導体製造装置に対しても適用できる。

【0061】

【発明の効果】これまで詳述したように、本発明により、反応容器内及び反応ガス導入ライン内に残留する粉塵を効率よく除去し、被処理基板上への粉塵の付着を軽減すると共に、残留粉塵による成膜速度の低下を防止できる半導体製造装置及び半導体装置の製造方法を提供することができた。

【図面の簡単な説明】

【図1】本発明の請求項1に係る半導体製造装置の実施例の構成の概略を示す断面図である。

【図2】本発明の請求項1に係る半導体製造装置の他の実施例の構成の概略を示す断面図である。

【図3】図1及び図2に示す装置のクリーニングガス活性化手段の実施例を示す断面図である。

【図4】図1及び図2に示す装置のクリーニングガス活性化手段の他の実施例を示す断面図である。

【図5】図1及び図2に示す装置のクリーニングガス活性化手段のその他の実施例を示す断面図である。

【図6】本発明の請求項3に係る半導体製造装置の実施例の構成の概略を示す断面図である。

【図7】同図(a)及び(b)は、図6に示す装置の集塵プレートの実施例のそれぞれ平面図及び断面図であり、同図(c)及び(d)は、集塵プレートの他の実施例のそれぞれ平面図及び断面図である。

【図8】図6に示す装置の集塵プレートの帯電除電を行なう手段の構成の実施例を示す図である。

【図9】本発明の請求項4に係る半導体装置の製造方法の工程を説明する図である。

【図10】図9に示す工程に続く製造工程を説明する図である。

【図11】図10に示す工程に続く製造工程を説明する図である。

【図12】図1に示す本発明の半導体製造装置及び図14に示す従来の半導体製造装置を使用したそれぞれの場合における基板の処理枚数と基板上の粉塵数との関係を示す特性図である。

【図13】図1に示す本発明の半導体製造装置及び図1

4に示す従来の半導体製造装置を使用したそれぞれの場合における基板の処理枚数と成膜速度との関係を示す特性図である。


【図14】従来の半導体製造装置の構成の一例を示す断面図である。

【図15】従来の半導体製造装置の構成の他の例を示す断面図である。


【符号の説明】

1, 31	反応容器
2, 22a, 22b	排気口
3	被処理基板
4	基板固定治具
5a, 5b	反応ガス導入ライン
8	静電チェック用電極
9	ホットプレート
10	粉塵
11	バルブ
12	クリーニングガス活性化手段
15a, 15b, 25	反応ガス導入ライン
16a, 16b	ガス供給ライン機構
23a, 23b	排気ライン
30	集塵プレート
30a, 30c	導電体(集塵プレートの)
30b, 30d	絶縁物(集塵プレートの)
32	集塵プレート処理室
33a, 33b	排気手段
34a	集塵プレート出し入れ用ゲート
バルブ	
35	集塵プレートの帯電除電手段
36	集塵プレートの搬送手段


【図1】




【図2】




【図3】




【図5】




【図4】



【図6】




【図7】




【図10】


【図8】




【図9】





【図13】




【図11】




【図12】



【図14】



【図15】



(9)

フロントページの続き

(72)発明者 古澤 進二
大分県大分市大字松岡3500 株式会社東芝
大分工場内

(72)発明者 遠藤 隆之
神奈川県川崎市幸区小向東芝町1 株式会
社東芝研究開発センター内